이 표준은 정의된 전기장에 의한 유도 대전소자모델(CDM) 정전기 방전(ESD)에 노출되어 발생하는 손상 또는 성능 저하에 대한 민감도(감도)에 따라 소자와 마이크로 회로를 시험, 평가 및 분류하는 절차를 수립한다. 패키징된 모든 반도체 소자, 박막 회로, 표면 탄성파(SAW) 소자, 광전자 소자, 혼성 집적 회로(HIC) 그리고 이러한 소자가 포함되어 있는 다중 칩 모듈(MCM)은 이 표준에 따라 평가되어야 한다. 시험을 수행하기 위해 소자는 실제 사용에서 예상되는 것과 유사한 패키지로 조립된다. 이 CDM 표준은 소켓 방전 모델 시험기에는 적용되지 않는다. 이 표준은 전기장에 의한 유도(FI) 방법을 기술한다. 대안인 직접 접촉(DC) 방법은 부속서 J에서 기술한다. 이 표준의 목적은 소자 유형과 상관없고 시험기를 바꾸어도 CDM 고장을 재현할 수 있는 신뢰할 수 있고 반복 가능한 CDM ESD 시험 결과를 제공하는 시험방법을 수립하는 것이다. 반복 가능한 데이터를 사용하면 CDM ESD 민감도 수준을 정확하게 분류하여 비교할 수 있다.