该标准定义了用于模拟、数字、混合信号系统的技术和模拟的IEC61691-6/IEEE1076.1TM语言、硬件技术语言。该语言非正式地被称为VHDLAMS，它以IEC61691-1-1/IEE 1076TM（VHDL）语言为基础，通过对其进行扩展，提供了对模拟和混合信号模型进行描述和模拟的功能。该标准全面参考IEC61691-6/IEEE1076.1VHDL语言，包括基本语言的未更改部分和扩展。正式地说，IEC61691-6:2009/IEE Std 1076.1-2007只定义了扩展，显示变更线（空白侧竖线）的文本部分是IEC61691-6:2009/IEE Std 1076.1-2007的一部分，或定义了IEC61691-1-1:2004/IEEE Std 1076-20021中的变更部分。未显示更改线的文本部分与IEC61691-1:1:2004/IEEE Std 1076-2002相同。该标准的主要读者群是支持该语言的工具的实现者和该语言的高级用户。 这个标准不是入门书或教程。但是，提供了语言要素和语言构成体的正式定义。IEC61691-6/IEEE1076.1语言是IEC61691-1/IEEE1076语言（VHDL）的上位集。因此，正常的IEC61691-1/IEEE1076模型是IEC61691-6/IEEE1076.1模型，所有的IEC61691-6/IEEE1076.1工具都应该提供与通过IEC61691-1/IEE1076工具得到的相同的模拟结果。IEC61691-1:1:2004/IEEE Std 1076-2002和IEC61691-6:2009/IEE Std 1076.1-2007将保持独立标准。因此，当IEC61691-1:2004/IEEE Std 1076-2002修订时，IEC61691-2009/IEE Std 1076.1-2007不会随之自动修订。为了使两个标准一致，避免不一致性，需要各标准的努力。

이 표준은 아날로그, 디지털, 혼합 신호 시스템의 기술과 시뮬레이션을 위한 IEC 61691－6/IEEE 1076.1TM 언어, 하드웨어 기술 언어를 정의한다. 비공식적으로 VHDLAMS라고도 알려진 이 언어는 IEC 61691－1-1/IEEE 1076TM(VHDL) 언어를 토대로 하며, 이를 확장하여 아날로그 및 혼합 신호 모델을 기술 및 시뮬레이션하는 기능을 제공한다.이 표준에는 기본 언어의 변경되지 않은 부분들과 확장을 포함하여, IEC 61691－6/IEEE 1076.1 VHDL 언어를 전적으로 참조한다. 공식적으로, IEC 61691－6:2009/IEEE Std 1076.1－2007은 확장만을 정의하고, 변경선(공백 옆 세로선)이 표시된 텍스트 부분은 IEC 61691－6:2009/IEEE Std 1076.1－2007의한 부분이거나 또는 IEC 61691－1-1:2004/IEEE Std 1076－20021)에서 변경된 부분을 정의한 것이다.변경선이 표시되지 않은 텍스트 부분은 이 표준과 IEC 61691－1-1:2004/IEEE Std 1076－2002가 동일하다.이 표준의 주 독자층은 이 언어를 지원하는 도구의 구현자와 이 언어의 고급 사용자다. 이 표준은 입문서 또는 튜토리얼이 아니다. 다만, 언어 요소와 언어 구성체에 대한 공식 정의를 제공한다.IEC 61691－6/IEEE 1076.1 언어는 IEC 61691－1-1/IEEE 1076 언어(VHDL)의 상위 세트다. 따라서, 정상적인 IEC 61691－1-1/IEEE 1076 모델은 IEC 61691－6/IEEE 1076.1 모델이고, 모든 IEC 61691－6/IEEE 1076.1 도구는 IEC 61691－1-1/IEEE 1076 도구를 통해 얻은 것과 같은 시뮬레이션 결과를 제공해야 한다. IEC 61691－1-1:2004/IEEE Std 1076-2002와 IEC 61691－6:2009/IEEE Std 1076.1－2007은 독립된 표준으로 유지될 것이다. 따라서, IEC 61691－1-1:2004/IEEE Std 1076－2002가 개정될 때, IEC 61691－6:2009/IEEE Std 1076.1－2007은 이에 따라 자동으로 개정되지는 않을 것이다. 두 표준을 일치시키고, 불일치성을 피하기 위한 각 표준의 노력이 필요하다.