首页 馆藏资源 舆情信息 标准服务 科研活动 关于我们
现行 ESD TR5.4-03-11
到馆提醒
收藏跟踪
购买正版
ESD Association Technical Report For Electrostatic Discharge Sensitivity Testing - Latch-Up Sensitivity Testing of CMOS/BiCMOS Integrated Circuits, Transient Latch-up Testing - Component Level, Supply Transient Stimulation 静电放电灵敏度测试的ESD协会技术报告.CMOS/BiCMOS集成电路的闭锁灵敏度测试 瞬态闭锁测试.组件级 电源瞬态刺激
本技术报告中定义的信息和程序可用于搜索集成电路中的闩锁敏感布局。定义的应力水平和刺激参数值可用于各种设备。水平和值可以按比例放大或缩小,以适应实际被测设备的要求和使用的瞬态刺激类型。
The information and procedures defined in this technical report may be used to search for latch-up sensitive layouts within integrated circuits. The stress levels and stimuli parameter values defined may be used for a wide range of devices. Levels and values can be scaled up or down to suit the requirements of the actual device under test and types of transient stimuli being used.
分类信息
关联关系
研制信息
相似标准/计划/法规