JEDEC JESD52-低压TTL兼容CMOS逻辑器件的描述标准-国家数字标准馆

现行 JEDEC JESD52

到馆提醒

收藏跟踪

购买正版

STANDARD FOR DESCRIPTION OF LOW VOLTAGE TTL-COMPATIBLE CMOS LOGIC DEVICES 低压TTL兼容CMOS逻辑器件的描述标准

发布日期： 1995-11-01

本标准描述了使用2.7 V至3.6 V电源的这些设备的直流接口规范和测试环境。目标是提供一套一致的dc规范，供逻辑供应商和用户参考。

This standard describes dc interface specifications and test environment for these devices that operate with 2.7 V to 3.6 V power supplies. The goal is to provide a consistent set of dc specifications for reference by logic suppliers and users alike.

分类信息

发布单位或类别：美国-(美国)固态技术协会,隶属EIA

关联关系

研制信息

相似标准/计划/法规

现行

JEDEC JESD 36

STANDARD DESCRIPTION OF LOW-VOLTAGE TTL-COMPATIBLE, 5 V TOLERANT CMOS LOGIC DEVICES
低压TTL兼容、5V容限CMOS逻辑器件的标准描述

1996-06-01

现行

JEDEC JESD18-A

STANDARD FOR DESCRIPTION OF FAST CMOS TTL COMPATIBLE LOGIC
快速CMOS TTL兼容逻辑描述标准

1993-01-01

现行

JEDEC JESD55

STANDARD FOR DESCRIPTION OF LOW-VOLTAGE TTL-COMPATIBLE BiCMOS LOGIC DEVICES
低压TTL兼容BiCMOS逻辑器件的描述标准

1996-05-01