반도체 시뮬레이션 자극으로 사용하는 것을 지원하기 위한 구조가 STIL로 정의되었는데, 이에는 다음과 같은 것들이 있다. (1) 신호명을 대등한 설계 참조에 매핑시키는 것, (2) 스캔과 내장 자체테스트(BIST: built-in self test) 및 논리 시뮬레이션 사이의 인터페이스, (3) 패턴 내 미결정 상태를 표현하기위한 데이터 타입, (4) 상이한 설계 블록에서의 병렬 또는 비동기화 패턴 실행, 그리고 (5) 패턴 구성의 표현식 기반 조건 실행설계 하위 블록에 대한 테스트 패턴 정의를 지원함으로써(즉, 임베디드 코어) 이러한 테스트가 보다높은 수준의 전체 소자 테스트로 통합될 수 있도록 하는 구성들이 TIL로 정의되었다4).소자 테스트 환경에서 받은 장애 정보를 원래의 자극 및 설계 데이터 요소와 재결합시킬 수 있는 구성이 STIL로 정의되었다.